J. Galarza F. Quizhpi

Universidad Politécnica Salesiana

Resumen— El presente trabajo muestra los pasos seguidos, para la implementación del sistema de control de un inversor multinivel. El estudio parte de la topología de fuentes independientes utilizada, luego se describe la implementación del algoritmo de consideraciones geométricas usado y los sistemas de monitoreo y protección en una placa basada en FPGA. Por último se presentan los resultados de la puesta en funcionamiento del sistema completo, con las mediciones de la tensión y la frecuencia obtenidas a la salida del inversor, y el THD en la corriente y tensión en la carga, el cual fue alrededor del 7% con una carga resistiva, e inferior al 3% en un motor asíncrono.

Palabras clave— Inversor, FPGA, modulación, vector, espacial, algoritmo, VHDL.

Abstract— This study shows the steps to be taken to implement a multilevel inverter control system. The study is based on the topology of independent sources used, and later describes implementation of the algorithm with geometric considerations used, and the monitoring and protection systems in an FPGA-based board. In the end, it presents results for start-up of the entire system, with the voltage and frequency measurements obtained at the inverter output, and the THD in the current and load voltage, which was around 7% of the resistive load, and less than 3% in an induction motor.

Index Terms— Inverter, FPGA, modulation, vector, space, algorithm, VHDL.

1. INTRODUCCIÓN

Desde la introducción de los convertidores CD/ CA ya hace varios años, su estudio y utilización se han venido incrementando debido a sus diversas aplicaciones, que van desde variadores de frecuencia para motores eléctricos hasta para sistema de corrección del factor de potencia y/o para la compensación de corrientes reactivas, etc. Estos conversores CD/CA también llamados inversores, tienen la función de convertir una tensión fija de corriente continua a una tensión simétrica de corriente alterna con frecuencia y tensión deseada. La frecuencia y tensión pueden ser ajustables según se desee en ciertos casos. La tensión simétrica alterna se consigue al conectar la carga a la fuente de alimentación en un sentido u otro, por medio de interruptores de potencia.

El estudio de los inversores en los últimos años se ha venido incrementando, debido al adelanto en los interruptores de potencia, ya que los mismo se han vuelto más rápidos y con una mayor potencia, con lo que se han creado algoritmos de control más robusto y rápidos. Todo esto acompañado con el abaratamiento de los FPGA y DSP, han permitido estudiar de una manera más detallada el comportamiento de algoritmos de control, en especial los algoritmos de modulación vectorial espacial.

Un caso de estos es el algoritmo de consideraciones geométricas descrito en [1], el mismo que se implementó en un sistema FPGA, y se probó sobre un motor asíncrono, verificando su comportamiento.

2. TOPOLOGÍA DE FUENTES INDEPENDIENTES

Existen varias topologías para inversores multinivel, que van desde la utilización de una solo fuente, hasta las que requieren varias fuentes para generar los distintos niveles de tensión necesarios para la salida del inversor. Estas topologías se pueden ver en [1].

En este trabajo se utilizó la topología de fuentes independientes de 4 niveles, que se basa en la unión de 1 puente trifásico y 3 puentes monofásicos, como se muestra en la Fig. 1.





Figura 1: Convertidor Trifásico de Puentes en Cascada de 4 Niveles

2.1. Estados del inversor de fuentes independientes de 4 niveles

Los estados del convertidor, hacen referencia al nivel de tensión en cada fase del mismo, cuando está conectada una carga y teniendo una combinación determinada de ramas conectadas a $+V_{DC}$ o $-V_{DC}$, según el esquema de la Fig. 1.

En total existen 2^n posibles combinaciones del convertidor, en donde *n* es el número de ramas, que en este trabajo son 9, por lo tanto el número de combinaciones es:

$$2^{n}=2^{9}=512$$
 posibles combinaciones (1)

Al cerrar los distintos interruptores, es decir conectar cada rama a $+V_{DC}$ o $-V_{DC}$, y conectar una carga equilibrada en estrella en los terminales del inversor, como se muestra en la Fig. 2, se puede calcular las tensiones en la carga, lo que equivale a un estado del inversor multinivel.



Figura 2: Estado 10000000 del convertidor de 4 niveles

En el caso del estado 10000000 de la Fig. 2, los valores de tensión son:

$$R1=R2=R3$$
 (2)

$$V_{R1} = 2/3 V$$
 (3)

$$V_{R2} = -1/3 V$$
 (4)

$$V_{R3} = -1/3 V$$
 (5)

Todos los demás estados y niveles de tensión, se pueden ver en el apéndice A de [2], de los cuales, la mayor parte son redundantes. Por este motivo se eligió los estados que requieran un menor número de conmutaciones cuando exista un cambio de estado, los mismos se pueden ver en la tabla 3.3 de [2].

3. IMPLEMENTACIÓN DEL ALGORITMO DE CONTROL

El algoritmo de control se describió en lenguaje VHDL, sobre un módulo de desarrollo "MicroBlaze Development Kit Spartan-3E 1600E" manufacturado por Digilent [3]. Este sistema está basado en un FPGA "Spartan 3E", el mismo que brinda la posibilidad de realizar cambios en el algoritmo de control, sin la necesidad de cambios físicos en el circuito.

Además al ser un sistema basado en FPGA, la implementación del algoritmo se puede realizar en pequeños bloques, los mismos que se pueden ejecutar en paralelo o en serie según las necesidades.

Para el circuito de potencia se utilizaron los módulos de IGBTs del laboratorio de Electrónica de Potencia de la Universidad Politécnica Salesiana, sus características y/o partes constitutivas, al igual que su conexión está detallados en la sección 3.3 de [2].

3.1. Algoritmo de consideraciones geométricas

El algoritmo de consideraciones geométricas es un método de modulación del tipo vectorial espacial.

Los métodos de modulación vectorial espacial permiten generar una tensión y frecuencia de salida establecida con una gran precisión y poca carga armónica a la salida.

Los métodos de modulación vectorial espacial se basan en la consideración, que la terna [a, b, c] de voltajes en un instante de tiempo, se pueden transformar a un sistema d-q, de un vector de magnitud proporcional al voltaje de la terna y de frecuencia de giro igual a la frecuencia de la terna, a esto se le conoce como transformada de Clark [4]. Con el vector y los estados del inversor también transformados al plano d-q, se calculan las conmutaciones necesarias del sistema para aproximar la onda de salida a la onda senoidal requerida.

El algoritmo de consideraciones geométricas descrito en [1] y [2], busca generar una secuencia de conmutación de las ramas, en cada tiempo de muestreo Tm, estableciendo cuales son los estados a utilizar y los tiempos en los cuales permanecen activos.

Las ventajas de este algoritmo son: (1) se puede implementar para cualquier número de niveles y su carga computacional es la misma, (2) no se necesita el cálculo de funciones trigonométricas y (3) no necesita almacenar datos en memorias o tablas para su funcionamiento.

Este algoritmo de consideraciones geométricas, se realiza en 7 pasos los mismos que son descritos a continuación y con más detalle en [2]:

3.1.1 Normalizar el vector de referencia

En este paso se transforma la terna [a, b, c] al plano d-q, y al mismo tiempo el vector obtenido se normaliza para que el algoritmo sea independiente de la tensión de las fuentes de alimentación.

3.1.2 Achatar el espacio vectorial

Se multiplica el componente q del vector de referencia por $1/\sqrt{3}$, con lo que se elimine la necesidad del cálculo de ángulos y funciones trigonométricas, y se facilita el cálculo de los tiempos y los estados de conmutación del algoritmo.

3.1.3 Elección de la zona en la que se encuentra el vector de referencia

Divide el espacio vectorial en 3 zonas y establece en cual se encuentra el vector de referencia.

3.1.4 Cálculo de las coordenadas del vértice de un sector triangular

Divide las 3 zonas en estados y establece una terna para cada estado, al mismo tiempo divide el espacio vectorial en sectores en forma de cuadriláteros. Luego establece cual es la terna del estado más cercano al vector de referencia.



Figura 3: Diagrama del sistema de control del inversor

3.1.5 Orientación del sector triangular

Divide cada cuadrilátero en dos triángulos y calcula en cuál de los 2 triángulos se encuentra el vector de referencia.

3.1.6 Cálculo de los tres vectores más cercanos al vector de referencia

Establece cuales son los estados del triángulo en el que se encuentra el vector de referencia.

3.1.7 Cálculo de los tiempos de conmutación de los vectores activos

Por simples adiciones y sustracciones entre los componentes del vector de referencia y los estados del triángulo en el que se encuentra el vector de referencia se calcula los tiempos y estados de conmutación del inversor.

En la tabla 2.1 de [2] se muestra un resumen de los estados de conmutación y los tiempos en las distintas regiones en el plano complejo d-q.

3.2. Diagrama de bloques del algoritmo de control

Como se ve en la Fig. 3 el sistema de control tiene como entradas el voltaje RMS de fase y la frecuencia que se desea obtener a la salida del inversor, estos valores son establecidos por el operario del sistema por medio de pulsantes.



Los parámetros son guardados en un bloque de Almacenamiento y selección de parámetros del inversor, otra entrada de este bloque es la tensión de las fuentes para establecer el voltaje máximo que puede entregar el inversor sin saturarse.

A partir de las corrientes de la carga acopladas por sensores de efecto Hall y cuantificadas por ADC's de 12 bits manejados por el bloque de Censado de las corrientes en la carga, y el voltaje de las fuentes de tensión cuantificados por otros ADC's de 12 bits en configuración diferencial y adquiridos por el bloque de Censado de la tensión de las fuentes, se establece que no existe sobre-corriente en la carga o una bajada de tensión drástica en las fuentes en el bloque del Sistema de protección del inversor, si es así se da una señal de control afirmativa, caso contrario una señal negativa y una señal de error la salida de mensaje de error.

Los parámetros del inversor almacenados en el bloque de Almacenamiento y selección de parámetros del inversor y el voltaje de las fuentes de tensión adquiridos por el bloque de Censado de la tensión de las fuentes son visualizados por medio del bloque de Visualización de los parámetros del inversor, y si existe un mensaje de error se visualiza el mismo.

A partir de la frecuencia almacenada se calcula el vector de referencia u* en el bloque del Generador del vector de referencia. A este bloque se le proporciono algoritmos de corrección de errores, permitiendo conseguir un inversor con un error en frecuencia calculado de 0,00004% a 60Hz, insignificante en comparación al $\pm 0,004\%$ de error del reloj montado en la placa del FPGA, el mismo que es necesario para el funcionamiento del algoritmo sobre el FPGA y que influye en la misma cantidad a la frecuencia obtenida a la salida.

Luego el vector u*, conjuntamente con el voltaje de las fuentes de tensión adquirido por el bloque de Censado de la tensión de las fuentes, entran al bloque de Normalización y achatamiento del vector de referencia, en donde se realiza el paso 1 y paso 2 del algoritmo de consideraciones geométricas descrito en la sección 2.1.3 de [2], en un tiempo dado, siempre y cuando la señal de control sea afirmativa, caso contrario no se calcula el siguiente vector de referencia. El vector normalizado y achatado entra al bloque de Cálculo de los estados y tiempos de conmutación en donde se realizan los pasos 3, 4, 5, 6 y 7 del algoritmo de consideraciones geométricas descrito en la sección 2.1.3 de [2], en donde se calculan los tiempos y estados de conmutación.

Los tiempos y estados de conmutación calculados en el bloque Cálculo de los estados y tiempos de conmutación ingresan al bloque de Conmutación de los estados en un tiempo de muestreo Tm, en donde a partir de los tiempos y estados de conmutación se encienden los interruptores de potencia del inversor que entregan voltaje a la carga, si es que la señal de control es afirmativa, caso contrario los interruptores se apagan y a la carga le llega cero voltios.

Una descripción más detallada del diagrama de bloques y los bloques que lo componen se encuentra en la sección 2.2 de [2].

4. RESULTADOS

Para pruebas de funcionamiento del algoritmo, se cargó la descripción hecha en VHDL sobre la placa basada en FPGA y para el circuito de potencia se utilizó 4 fuentes independientes y puentes formados con IGBT's.

Las pruebas se realizaron con 3 tipos de cargas. Los valores de tensión se midieron con un osciloscopio de 20Ms/s y la corriente con sensores de efecto Hall acoplados al mismo osciloscopio. Los resultados de las pruebas se muestran a continuación.

4.1. Prueba con carga resistiva

Las características de la prueba fueron:

- Tensión de las fuentes de alimentación: 38,56v.
- Carga resistiva en estrella: 312Ω
- Voltaje fase-neutro deseado a la salida: 14,36Vrms.
- Frecuencia de salida: 60Hz.

En la Fig. 4 se muestra la tensión fase neutro de 2 de las fases del inversor, en donde se pueden ver que se están utilizando 3 de los niveles del inversor, y en la Fig. 5 la medida de la frecuencia que está alrededor de 60,61Hz, que no es exactamente la frecuencia de salida del inversor, porque es la medición entre 2 puntos muestreados por el osciloscopio.



Con los valores de tensión de fase, se calcula el valor RMS por medio de Matlab, dando un resultado de tensión de 15,86V, este es un valor diferente al que se estableció en la tensión deseada a la salida, pero este error se debe principalmente a la velocidad de adquisición del osciloscopio y a la calidad de los ADC utilizados para la medición de la tensión de las fuentes, los mismos que no son de una gama alta.



En la Fig. 6 se muestra el espectro de la onda de tensión, calculada por medio de LabVIEW, en donde la onda fundamental está a 60Hz y se encuentra alrededor de los 13V, también se pueden ver que existen componentes armónicas, las mismas que están por debajo de 0,25V. Con esto se calcula el THD que en el voltaje y la corriente es de alrededor de 7,52%.



Figura 6 : Espectro de la onda de tensión con una carga de 312Ω

También se calcula el RMS de la corriente por medio de Matlab que es de 45,68mA, que es bastante parecido al valor calculado en el osciloscopio, como se muestra en la Fig. 7. Este valor de corriente coincide aproximadamente con el valor calculado por medio de la ley de Ohm.

$$I = \frac{V}{R} = \frac{15,86\nu}{312\Omega} = 48,7mA$$
 (6)



4.2. Pruebas con carga resistiva inductiva en serie.

Para esta prueba se eligieron los siguientes parámetros:

- Carga R-L en estrella: $R=300\Omega$ y L=0,8H
- Tensión de las fuentes de alimentación: 38,56V.
- Voltaje de salida deseado: 42Vrms.
- Frecuencia: 60Hz.



El valor RMS calculado en Matlab fue de 39,07V y el de THD calculado mediante LabVIEW es de 4,77%.





Figura 9: Espectro de la onda de tensión con una carga RL

En la Fig. 11 se muestra la onda de corriente en una de las fases que es de 121mA, según lo calculado por el osciloscopio, y por cálculo de Matlab es de 120,61mA, en cambio el nivel de THD es de tan solo 1,62%.



Figura 10: Espectro de la onda de corriente con una carga RL



Figura 11: Corriente de fase con una carga RL



Figura 12: Tensión de fase y corriente de fase con carga RL

4.3. Prueba de un motor asíncrono a 60Hz.

Los parámetros del motor fueron:

• Voltaje de alimentación: 38,6v.

- Voltaje fase-neutro, de salida: 46,96v.
- Frecuencia de salida del inversor: 60Hz.
- Motor de 4 polos conectado en estrella.

En la Fig. 13 se muestra la tensión fase neutro en el motor y en la Fig. 14 se muestra su tensión línea- línea del inversor.



Figura 13: Tensión fase neutro del motor a 60Hz



Figura 14: Tensión línea- línea del motor a 60Hz

El valor RMS de la tensión de fase es de 46,2V según lo mostrado en el osciloscopio y el de línea es de 79,7V; que es aproximadamente igual a la transformación de tensión de línea a fase

$$46,2V \cdot \sqrt{3} = 80V \approx 79,7V$$
 (7)

El THD de la tensión de fase es igual a 3,29% y de 3,06% en la de línea, según lo calculado por medio de LabVIEW.

En la Fig. 15 en cambio se muestra la corriente que circula por el motor, el valor rms es de 293mA, y su THD es de 2,82%.



Figura 15: Corriente del motor a 60Hz





Figura 16: Espectro de la onda de corriente, con el motor a 60Hz

Para comprobar el resultado de la frecuencia, se mide la velocidad del motor que fue de 1776rpm y se calcula la frecuencia que debe entregar el inversor para producir esta velocidad.

$$n_{rpm} = \frac{60 \cdot frecuencia}{pares \ de \ polos} \tag{8}$$

$$frecuencia = \frac{1776 \cdot 2}{60} = 59,2Hz \tag{9}$$

La frecuencia dada por el cálculo es de 59,2Hz, pero al ser un motor asíncrono esta no es la frecuencia real del campo magnético o frecuencia síncrona, por tanto se puede establecer que la frecuencia obtenida si esta alrededor de 60Hz.

En la Fig. 17 se muestra la tensión de fase y la corriente que se midieron en el motor al ser conectado al inversor.





5. CONCLUSIONES Y RECOMENDACIONES

El uso de la topología de fuentes independientes fue de gran utilidad a la hora de generar del sistema de potencia, porque esta topología no necesita un control estricto de la tensión de las fuentes. También esta topología al tener niveles redundantes, se pudo elegir los que menos conmutaciones necesiten entre cambios de estado. Por otro lado esta topología tiene la desventaja que se necesitan fuentes independientes, que en este caso fueron 4, que para ciertas aplicaciones pueden resultar muy costosas, pero a la final, el algoritmo implementado solo necesita cambios mínimos en el bloque de conmutación, para ser utilizado con otras topologías. El método de modulación vectorial espacial, según lo investigado y puesto en funcionamiento fue la mejor opción a la hora implementar un sistema de control para un inversor multinivel por su bajo THD a la salida del inversor y facilidad de ajuste de tensión y frecuencia a la salida.

El algoritmo de consideraciones geométricas implementado fue muy eficiente a la hora de elegirlo como método de modulación, ya que el mismo no necesito el cálculo de funciones trigonométricas o la necesidad de iteraciones para el cálculo de los tiempos y estados, lo que simplifico en gran medida la descripción del algoritmo de control en el FPGA.

La implementación del algoritmo de control en un sistema basado en FPGA, fue de gran ayuda porque al ser un sistema que funciona en paralelo, el sistema de control se pudo dividir y describir en partes, y que cada una funcione en paralelo. Por tanto cada parte dedica todos los recursos asignados para cumplir con su propósito.

Con la implementación de algoritmos de corrección de errores se consiguió un sistema de control muy preciso en frecuencia ya que su error de alrededor del 0,00004% a 60Hz, es despreciable en comparación al error del reloj de la placa que es de 0,004%.

El THD, cuando se utilizó 3 niveles fue de alrededor del 7%, aun alto para las normativas vigentes, pero cuando se utiliza todos los niveles el THD fue menor al 3% en tensión y corriente que es un valor aceptable, según las normativas.

Cuando el algoritmo se probó con un motor asíncrono, su THD fue de 2,82% y 2,3%, para tensión y corriente respectivamente, lo que nos indica que no se necesita un filtro pasivo para la eliminación de armónicos, lo que se vio en el espectro de frecuencias calculado y en sí en el funcionamiento del motor ya que el mismo no tuvo un funcionamiento anormal, como vibración o recalentamiento.

También la tensión obtenida a la salida del inversor es muy parecida a la deseada, con un error de alrededor del 2%. Una mayor precisión se puede obtener utilizando componentes de mayor precisión como los ADC, o aumentado la frecuencia de muestreo para la activación y desactivación de los interruptores de potencia.

El sistema de protección, que fue implementado tiene una velocidad de respuesta muy rápida de apenas 16μ s desde que se detecta el error, lo que lo hace bueno para un sistema que manejan motores.



REFERENCIAS BIBLIOGRÁFICAS

 Martín M. (2003). "Nuevas técnicas de modulación vectorial para convertidores electrónicos de potencia multinivel". Tesis de Doctorado. Universidad de Sevilla, ISBN 8468972371, Sevilla, España. Disponible (online) en:

http://fondosdigitales.us.es/media/thesis/214/ DT248.pdf

[2] Galarza J. (2012). "Diseño e implementación del sistema de control de un inversor multinivel de fuentes independientes, por medio de modulación vectorial espacial". Tesis de Pregrado. Universidad Politécnica Salesiana, Cuenca, Ecuador. Disponible (online) en:

h t t p : / / d s p a c e . u p s . e d u . e c / bitstream/123456789/4438/1/UPS-CT002631. pdf

- [3] Xilinx. (2007). "MicroBlaze Development Kit Spartan-3E 1600E Edition User Guide". Manual de Usuario v1.1.
- [4] González F. (2004). "Entendiendo la Transformación de Park". Venezuela. Disponible (online) en:

http://www.fglongatt.org/Reportes/RPT2004-01.pdf



Juan Carlos Galarza Galarza.- Nació en el cantón de Chordeleg, Ecuador, el 16 de Septiembre de 1988. Recibió el título de Ingeniero Electrónico en la Universidad Politécnica Salesiana en el 2013, Tecnólogo Electrónico en la Universidad Politécnica Salesiana en el

2010. Actualmente estudia Ingeniería Mecánica en la Universidad Politécnica Salesiana. Le interesa sistemas mecatrónicos, mecánicos, sistemas SCADA y sistemas de control numérico computarizado, electrónica de potencia



Flavio Alfredo Quizhpi Palomeque.-Nació en Cuenca-Ecuador, en 1969. Recibió el Título de Ingeniero Electrónico en la Universidad Politécnica Salesiana en el 2003, Licenciado en Ciencias de la

Educación en la Universidad Politécnica Salesiana en el 1999, Especialista en Educación Superior en la Universidad del Azuay en el 2002. Actualmente cursando el programa Doctoral en Ingeniería Eléctrica en la Universidad Simón Bolívar de Venezuela. Dedicado al área de investigación de los Sistemas Eléctricos de Potencia, Confiabilidad, FACTs e Inversores Multinivel.